Γλώσσα επαλήθευσης υλικού

Από τη Βικιπαίδεια, την ελεύθερη εγκυκλοπαίδεια
Μετάβαση σε: πλοήγηση, αναζήτηση

Μια γλώσσα επαλήθευσης υλικού (Hardware Verification Language ή HVL) είναι μια γλώσσα προγραμματισμού που χρησιμοποιείται για την επαλήθευση σχεδιάσεων ηλεκτρονικών κυκλωμάτων που έχουν γραφτεί σε μια γλώσσα περιγραφής υλικού. Οι HVL συνήθως περιλαμβάνουν χαρακτηριστικά γλωσσών προγραμματισμού υψηλού επιπέδου όπως η C++ ή η Java, καθώς και χαρακτηριστικά για εύκολο χειρισμό σε επίπεδο bit όπως αυτά στις HDL. Πολλές HVL μπορούν να παράγουν τυχαία ερεθίσματα με περιορισμούς και περιλαμβάνουν δομές λειτουργικής κάλυψης (functional coverage) που βοηθούν στην επαλήθευση πολύπλοκου υλικού.

Η SystemVerilog, η OpenVera, η e και η SystemC είναι οι πιο δημοφιλείς γλώσσες επαλήθευσης υλικού.[1][2] Η SystemVerilog προσπαθεί να συνδυάσει δομές HDL και HVL σε ένα ενιαίο πρότυπο.

Δείτε επίσης[Επεξεργασία | επεξεργασία κώδικα]

Παραπομπές[Επεξεργασία | επεξεργασία κώδικα]

Εξωτερικοί σύνδεσμοι[Επεξεργασία | επεξεργασία κώδικα]

Στο λήμμα αυτό έχει ενσωματωθεί κείμενο από το λήμμα Hardware verification language της Αγγλόγλωσσης Βικιπαίδειας, η οποία διανέμεται υπό την GNU FDL και την CC-BY-SA 3.0. (ιστορικό/συντάκτες).